Xilinx planhead PROGRAMA DE SOLUCIÓN DE SOLUCION DE DISEÑO DE ARRAY DE PURSO DE PURSA DE CAMPO PARA LOS DESARROLLADORES DE DISPOSITIVOS.
Descargar ahora

Xilinx planhead Clasificación y resumen

Xilinx planhead Etiquetas

Xilinx planhead Descripción

Si está buscando una solución para evitar la corrupción de la operación de los dispositivos impulsados ​​por FPGA y desea limitar la cantidad de rebote en tierra presente en la salida, la función Xilinx Planahead 10.1 La función de integridad de la herramienta de análisis de diseño puede ser justo lo que Usted necesita, ya que le proporciona una función para verificar los límites para el análisis WASSO. El programa también incluye a Pinahead Techology dentro de su entorno para la asignación de puertos de E / S que puede importar desde formatos de archivo CSV para asignar a los pines del paquete físico para definir la configuración de los pasadores del dispositivo. Los formatos de archivo VHDL o VeriLOG que contienen puertos también se pueden importar para rellenar los puertos de E / S. Para brindarle soluciones de diseño rápido y eficiente, también puede usar el software para crear restricciones de planificación de piso, implementar sus diseños con la colocación y el software de enrutamiento Xilinx ISE, exportar archivos para la implementación externa de ISE e importar los resultados de nuevo en Planahead. El programa también cuenta con la creación de IP y la exportación de pBLocks para la implementación, así como la importación y elaboración de RTL sin ejecutar sintetizas y esto incluye un editor de HDL con hdlprobe, estimación de recursos para el diseño y los módulos. El uso de Planahead para sus proyectos FPGA es fácil con su interfaz multiviewing, donde puede mostrar las ventanas necesarias para trabajar, como la ventana de vista de los planos de su planta, la vista de propiedades de los objetos, la vista de la consola, la vista RTL NetLIST y la ventana de la vista de espacio de trabajo. Luis Sanchez Clasificación del editor:

Xilinx planhead Software relacionado