Cver gpl Una fuente abierta interpretada por Verilog HDL Simulator
Descargar ahora

Cver gpl Clasificación y resumen

Cver gpl Etiquetas

simular simulador simulador verilog verilog simulador de hdl Simulación de Verilog

Cver gpl Descripción

Una fuente abierta interpretada por Verilog HDL Simulator GPL CVER es un simulador de verilog estándar IEEE P1364 completo de 1995. GPL CVER también implementa algunas de las características estándar de 2001 P1364. Las tres interfaces PLI (ACC_, TF_ y VPI_) se implementan como se definen en el IEEE 2001 P1364 LRM.

Cver gpl Software relacionado