FIR HDL Writer FIR HDL Writer es la herramienta de automatización de diseño electrónico que se usa para generar texto transparente Sintetizable Verilog Registrarse Nivel de transferencia
Descargar ahora

FIR HDL Writer Clasificación y resumen

FIR HDL Writer Etiquetas

generar texto Automatización de diseño electrónico generar texto claro Filtro de abeto EDA

FIR HDL Writer Descripción

La escritora de FIRD HDL es la herramienta de automatización de diseño electrónico utilizada para generar un texto claro sintetizable Verilog Registro de registro de nivel de transferencia El escritor de FIRD HDL es la herramienta de automatización electrónica de diseño (EDA) que se usa para generar un código de transferencia de registro de registro de veriloog (RTL) de texto transparente para hacer filtros de abeto y testbancos. Las opciones de diseño incluyen conjuntos de coeficientes, múltiples canales y especificaciones de utilización de recursos (para FPGA). Los diseños son completamente síncronos y están registrados para proporcionar las máximas frecuencias de reloj. Las tasas de reloj en exceso de 300MHz se han medido en dispositivos Stratix y Virtex (usando QUARTUS e ISE Syntesis y Herramientas de lugar y en la ruta). Destinate de que la verificación ha demostrado ser una tarea de consumo de tiempo, el escritor de FIRD HDL crea una bandeja de testamento automático para el impulso, Las respuestas al azar, y las respuestas aleatorias, a través de múltiples canales y grupos de coeficiente. Los proveedores generados por el código generados son el diseño de texto claro, puede migrar el diseño a diferentes familias de dispositivos, proveedores o incluso a un circuito integrado específico de una aplicación (ASIC). ¡Toma el control de la espalda de sus diseños con un código de fuente RTL de texto claro! Algunas herramientas modernas de FIR HDL han estado quitando su control, limitando sus opciones y consumiendo recursos no deseados. Por ejemplo, la mayoría de las herramientas que crean filtros de abeto para FPGA tienen un crecimiento de bitgrafías fugitivas, a menudo produciendo resultados mayores de 64 bits solo para redondearse en la salida final hasta 16 bits. Los diseñadores a menudo enfrentan la opción de usar (y pagar por) bits adicionales en la producción, o escribir su propio filtro. El FUR HDL Writer le permite limitar el crecimiento del ancho de los bits permitiéndole limitar la precisión en el multiplicador, así como la salida final. El escritor de FIRD HDL crea un archivo de diseño RTL de texto claro y un borrador de texto RTL TestBench. Nuevamente, la mayoría de las herramientas usan el código cifrado, o crean un código de nivel de puerta cerca. El código RTL de VeriLog generado es un texto claro legible humano. El acceso a la fuente RTL de texto claro lo pone a cargo de su código. Dado que los archivos de TestBench y diseño son de texto claros, la simulación RTL es extremadamente rápida. La comprobación de autocomprobación de la bandeja de verilo, proporciona un impulso, etapa y estímulo aleatorio (a través de uno o más canales), y se comprueba contra los resultados de ROM pre-computado. Después de que se completen todas las pruebas, si no se encuentran errores, muestra el mensaje todos los exámenes pasados. Limitaciones: · 15 días de prueba

FIR HDL Writer Software relacionado